FPGA设计(设计思想与技巧)
上传时间:2021-01-10 19:22 大小:287.313K 所需积分:2
下载次数:0
RTL Design Style Guide for Verilog HDL
上传时间:2021-01-10 19:22 大小:7.123M 所需积分:2
下载次数:0
SystemVerilog验证 测试平台编写指南
上传时间:2021-01-10 19:23 大小:25.107M 所需积分:2
下载次数:4
Testbench Preliminary
上传时间:2021-01-10 19:29 大小:85.717K 所需积分:2
下载次数:1
Vivado__设计流程指导手册_(含安装流程与仿真)
上传时间:2021-01-10 19:31 大小:3.494M 所需积分:2
下载次数:0
Vivado-Design-Suite入门介绍
上传时间:2021-01-10 19:32 大小:705.681K 所需积分:2
下载次数:0
跟我一起写Makefile
上传时间:2021-01-10 19:33 大小:586.901K 所需积分:2
下载次数:0
静态时序分析
上传时间:2021-01-10 19:35 大小:1.292M 所需积分:2
下载次数:6
设计与验证:Verilog HDL(清晰PDF)
上传时间:2021-01-10 19:35 大小:14.061M 所需积分:2
下载次数:0
数字IC设计流程与工具
上传时间:2021-01-10 19:36 大小:9.126M 所需积分:2
下载次数:1
过客001